Salaŭëŭ, Valeryj Vasìlevìč (1956- ).

Język Verilog w projektowaniu systemów wbudowanych na układach FPGA / Valery Salauyou, Adam Klimowicz, Tomasz Grześ, Irena Bułatowa ; Politechnika Białostocka. - Białystok : Oficyna Wydawnicza Politechniki Białostockiej, 2022. - 227 stron : ilustracje ; 24 cm.

Bibliografia na stronach 217-218.


Streszczenie w języku angielskim.

9788367185073 9788367185080


Verilog (język opisu sprzętu).
Bramkowe układy matrycowe programowalne--projektowanie i konstrukcja.